1).1945年6月，冯·诺依曼提交了他著名的101页的“关于EDVAC的报告草案”，里面描述了计算机的逻辑结构，尤为重要的一点是提出了“存储程序”的思想。
“存储程序(stored-program)”的意思就是将程序存储到计算机内部，计算机自动执行。
冯·诺依曼架构的处理器使用同一个存储器，经由一个总线传输，指令和数据是混合存储的，结构相对简单；
2).哈佛架构采用两个独立存储器模块，分别存储指令和数据，每个存储模块都不允许指令和数据并存；
采用独立的两条总线，分别作为CPU和每个存储器之间的专用通信路径，数据吞吐率相对高，结构相对复杂；
南桥：其他所有的外设和总线：PCI、PCIe、USB、LPC、IDE/SATA、GPIO、电源管理等等
X86处理器发展经历50年的历史：字长从4位到64位；时钟频率逐步提升；晶体管集成规模逐渐增大；性能逐渐提高的过程。
1).代号Whitley平台，使用的是Socket P4插槽，下面有两种处理器：Cooper Lake-4、Ice Lake-SP，这一个平台是有两种不同架构、不同工艺的处理器，14nm及10nm两代工艺。
Intel之所以在2代3种不同的架构、工艺处理器中用2种不同的插槽，估计跟内存通道有关系，至少Socket P4插槽的Whitley平台下处理器都是8通道的，而Socket P5槽的Cedar Island平台下处理器都是6道的。
3).Brone为31xx系列，是入门级CPU（最多8核）；Silver为41xx系列（最多12核）适用于中度负载；Gold为51xx（最多14核）与61xx(最多22核)适用于通用计算；Platinum为81xx（最多28核）适用于关键业务及高性能需求。
AMD全新的EPYC处理器基于台积电7nm制程，最高可以拥有64核，而代号为“ROMA”，基于“Zen 2”架构，基于Chiplet小芯片设计，无论是功耗比还是性能比上代Zen提升许多，Zen2 新代EPYC处理器将会是世界上首款支持PCIe 4.0的CPU。
从AMD 发布的CPU路标来看，英特尔在PC处理器上面无疑落后于AMD，就算其最新的10nm工艺处理器出来了，相比AMD的7nm产品在工艺上也占不了多少便宜，而且Zen 3和Zen 4在AMD的架构演进路线上更偏向于架构的更新。
1). 代工方面，台积电于2018年率先实现7nm工艺量产，同时5nm工艺领先同行业半年以上，预计将于2020年下半年实现大规模量产，因而台积电是AMD服务器CPU代工的主力供应商；
2). 封测方面，通富微电收购AMD苏州和槟城工厂后，承接了AMD80%的封测业务（根据公告），通富超威苏州成为第一个为AMD 7nm全系列产品提供封测的工厂（根据通富微电2019年年报）；
国产CPU若采用X86架构，需要通过与海外拥有授权的企业建立合资公司来使用X86授权生产芯片。海光（服务器CPU）和AMD合作，已经量产出货。
成都海光微电子由AMD以51%持股比例控股，海光持股49%，解决AMD的Zen架构授权，主营业务为芯片生产；
海光集成电路则由海光以70%的持股比例控股，AMD持股30%，从成都微电子处购买Zen架构授权，完成设计之后由成都海光微电子生产、销售，解决国产化身份。
成都海光通过与AMD合作使用x86的Zen 1架构的授权设计芯片，并正基于 Zen 1架构展开自研指令集工作，天津海光是中科曙光控股36%的子公司。
基于Zen架构的Dhyana处理器（禅定），最多支持32核，PCIe3.0总线nm工艺；Hygon处理器，双路处理器，支持SM2、SM3和SM4安全算法。
目前市场主流架构可分为四类，除了具有复杂指令集的x86架构外，还有精简指令集的ARM架构、新推出的RISC-V架构，以及其他RISC类MIPS、Power、Alpha、SPARC等架构。
缓存（Cache memory）是硬盘上的一块内存芯片，具有极快的存取速度，它是盘硬盘内部存储和外界接口之间的缓冲器。由于硬盘的内部数据传输速度和外界介面传输速度不同，缓存在其中起到一个缓冲的作用。 CPU缓存分为三个主要的级别，即L1，L2和L3。
内置的L1高速缓存的容量和结构对CPU的性能影响较大，L1级高速缓存的容量不可能做得太大。一般服务器CPU的L1缓存的容量通常在32—256KB。
内部的芯片二级缓存运行速度与主频相同，而外部的二级缓存则只有主频的一半。L2高速缓存容量也会影响CPU的性能，原则是越大越好，服务器和工作站上用CPU的L2高速缓存更高达256-1MB，有的高达2MB或者3MB。
而它的实际作用即是，L3缓存的应用可以进一步降低内存延迟，同时提升大数据量计算时处理器的性能。降低内存延迟和提升大数据量计算能力对游戏都很有帮助。而在服务器领域增加L3缓存在性能方面仍然有显著的提升。
CPU的频率主要包含主频、外频和倍频三部分。主频=外频*倍频，这是X86架构的CPU计算频率的公式。CPU 主频为 CPU 的额定工作频率，当内核数目和缓存大小一样时，主频越高的 CPU性能越好。
Intel Turbo Boost 技术中文叫做 Intel 睿频加速技术，此技术运行 Intel CPU 工作在标称频率（TSC）之上，性能分配上实现按需分配。
说白了，在台式机中，我们所说的超频，都是超CPU的外频（当然一般情况下，CPU的倍频都是被锁住的）相信这点是很好理解的。但对于服务器CPU来讲，超频是绝对不允许的。前面说到CPU决定着主板的运行速度，两者是同步运行的，如果把服务器CPU超频了，改变了外频，会产生异步运行，（台式机很多主板都支持异步运行）这样会造成整个服务器系统的不稳定。
目前的绝大部分电脑系统中外频也是内存与主板之间的同步运行的速度，在这种方式下，可以理解为CPU的外频直接与内存相连通，实现两者间的同步运行状态。外频与前端总线(FSB)频率很容易被混为一谈，下面的前端总线介绍我们谈谈两者的区别。
在相同的外频下，倍频越高CPU的频率也越高。但实际上，在相同外频的前提下，高倍频的CPU本身意义并不大。
前端总线(Front Side Bus)频率：CPU就是通过前端总线连接到北桥芯片，进而通过北桥芯片和内存、显卡交换数据。前端总线是CPU和外界交换数据的最主要通道，因此前端总线的数据传输能力对计算机整体性能作用很大，如果没足够快的前端总线，再强的CPU也不能明显提高计算机整体速度。
数据传输最大带宽取决于所有同时传输的数据的宽度和传输频率。比方，现在的支持64位的至强处理器，前端总线MHz，按照公式，它的数据传输最大带宽是6.4GB/秒。
也就是说，100MHz外频特指数字脉冲信号在每秒钟震荡一千万次；而100MHz前端总线指的是每秒钟CPU可接受的数据传输量是100MHz*64bit÷8Byte/bit=800MB/s。
因此，处理字长为8位数据的CPU通常就叫8位的CPU。同理32位的CPU就能在单位时间内处理字长为32位的二进制数据。
字长的长度是不固定的，对于不同的CPU、字长的长度也不一样。8位的CPU一次只能处理一个字节，而32位的CPU一次就能处理4个字节，同理字长为64位的CPU一次可以处理8个字节。
CPU依靠指令来计算和控制系统，每款CPU在设计时就规定了一系列与其硬件电路相配合的指令系统。指令的强弱也是CPU的重要指标，指令集是提高微处理器效率的最有效工具之一。
在解释超流水线与超标量前，先了解流水线(pipeline)。流水线芯片中开始使用的。在CPU中由5—6个不同功能的电路单元组成一条指令处理流水线步后再由这些电路单元分别执行，这样就能实现在一个CPU时钟周期完成一条指令，因此提高CPU的运算速度。
例如流水线级，将流水线设计的步(级)越长，其完成一条指令的速度越快，因此才能适应工作主频更高的CPU。但流水线过长也带来了一定副作用，很可能会出现主频较高的CPU实际运算速度较低的现象，Intel的奔腾4就出现了这种情况，虽然它的主频可以高达1.4G以上，但其运算性能却远远比不上AMD 1.2G的速龙甚至奔腾3。
多核处理器把多个CPU（核心）集成到单个集成电路芯片（integrated circuit chip）中。
超线程(hyper-threading)其实就是同时多线程(simultaneous multi-theading),是一项允许一个CPU执行多个控制流的技术。原理就是把一颗CPU当成两颗来用，将一颗具有超线程功能的物理CPU变成两颗逻辑CPU，而逻辑CPU对操作系统来说，跟物理CPU并没有什么区别。因此，操作系统会把工作线程分派给这两颗（逻辑）CPU上去执行。
单线程芯片每秒钟能够处理成千上万条指令，但是在任一时刻只能够对一条指令进行操作。而超线程技术可以使芯片同时进行多线程处理，使芯片性能得到提升。
超线程技术是在一颗CPU同时执行多个程序而共同分享一颗CPU内的资源，理论上要像两颗CPU一样在同一时间执行两个线程
采用超线程技术能同时执行两个线程，但它并不象两个真正的CPU那样，每个CPU都具有独立的资源。当两个线程都同时需要某一个资源时，其中一个要暂时停止，并让出资源，直到这些资源闲置后才能继续。因此超线程的性能并不等于两颗CPU的性能。
目前正式支持超线程技术的CPU有Core i3、Core i5、Core i7全系和Xeon系列服务器处理器。
需要正式支持超线程技术的主板芯片组支持超线程技术，而早前的一些芯片组只能升级BIOS就可以解决支持的问题
，是把一个处理器模拟为两个处理器使用，这样能有效地利用和分配资源，达到提高整体性能的目的，这就是为什么超线程CPU在系统中也会被识别成两个CPU的原因。
就是两颗处理器的芯片，通过全新的封装技术，整合成为一颗处理器，在这一颗处理器中拥有两颗核心，真正地实现了多处理器协同工作。双核心处理器核心内的资源都是独立的，而且也可以交换使用资源，核心与核心之间沟通的延迟远比多个单核心处理器同时运行好。
每个CPU有4个IO模块，IOU0用于连接PCH，IOU1~IOU3用于连接PCIE设备，每个IOU下有16个PCIE通道，可根据需要组合成为X4，X8和X16。
